新聞詳情

臺積電將挑戰1nm工藝CPU

日期:2020-08-09 21:28
瀏覽次數:130
摘要: 我們現在使用的半導體大部分是硅基電路,問世已經60年了,多年來都是按照摩爾定律2年一次微縮的規律發展,但它終究是有極限的。臺積電在突破5nm、3nm及未來的2nm之后,下一步就要進軍1nm工藝了。根據臺積電的規劃,今年會量產5nm工藝,2022年則會量產3nm工藝,2nm工藝已經在研發中了,預計會在2024年問世。 2nm之后呢?臺積電在日前的股東大會上也表態,正在研究2nm以下的工藝,正在一步步逼近1nm工藝。 1nm工藝不僅僅是這個數字看上重要,它還有更深的含義——1nm級別的工藝有可能...
        我們現在使用的半導體大部分是硅基電路,問世已經60年了,多年來都是按照摩爾定律2年一次微縮的規律發展,但它終究是有極限的。臺積電在突破5nm、3nm及未來的2nm之后,下一步就要進軍1nm工藝了。根據臺積電的規劃,今年會量產5nm工藝,2022年則會量產3nm工藝,2nm工藝已經在研發中了,預計會在2024年問世。

        

        2nm之后呢?臺積電在日前的股東大會上也表態,正在研究2nm以下的工藝,正在一步步逼近1nm工藝。


        1nm工藝不僅僅是這個數字看上重要,它還有更深的含義——1nm級別的工藝有可能是硅基半導體的終結,再往下走就需要換材料了,比如納米片、碳納米管等等,2017年IBM領銜的科研團隊就成功使用碳納米管制造出了1nm晶體管。

        硅基半導體工藝的極限其實一直在突破,之前的說法中,10nm、7nm、5nm、3nm甚至2nm都被當做過硅基工藝的極限,現在來看還是一步步被突破了,如果不考慮臺積電、三星在工藝命名上的營銷套路的話。

       在2019年的Hotchips會議上,臺積電研發負責人、技術研究副總經理黃漢森(Philip Wong)在演講中就談到過半導體工藝極限的問題,他認為到了2050年,晶體管來到氫原子尺度,即0.1nm。

        關于未來的技術路線,黃漢森認為像碳納米管(1.2nm尺度)、二維層狀材料等可以將晶體管變得更快、更迷你;同時,相變內存(PRAM)、旋轉力矩轉移隨機存取內存(STT-RAM)等會直接和處理器封裝在一起,縮小體積,加快數據傳遞速度;此外還有3D堆疊封裝技術。 


本文轉載自SMT商務通

粵公網安備 44030602001522號

欢乐麻将腾讯官方版 河北快3走势 急速赛车彩票 湖南幸运赛车开奖视频直播 广西快乐十分破解 北京pk赛车预测网 免费 11选5任三必出3码技巧 山西十一选五走势 管家婆六肖期期中奖 山东11选5 五连号遗漏 11选5每天赚200元不难